1. 數字集成電路前端設計培訓
   數字集成電路前端設計培訓
   培訓目標
   幫助學員熟悉典型數字ASIC/SOC開發流程，課程結束后能夠獨立完成數字電路的所有前端設計工作，并具備中級以上的數字設計水平。
   ?
   培訓對象
   電子、通信、計算機等相關專業本科畢業,一年以上工作經驗的在職工程師；
   電子、通信、計算機等相關專業較高年級在讀研究生；
   一般高校需要項目經驗的任課教師。
   ?
   培訓內容
   1.UWB項目介紹，立項分析、實現方案的規劃。
   2.VLSI系統的設計方法學，時序分析法、基于Snopsys EDA Tools Chain實現的完整ASIC設計流程、數字設計庫的介紹，分析、創建，及使用。
   3.編碼及仿真技巧。編碼規范、RTL驗證仿真技術、門級仿真技術。
   4.綜合技術?；贒C的綜合技巧，關注受綜合約束驅動的設計，時序路徑、時序弧、基于TCL的綜合運行和綜合結果的關鍵信息分析。
   5.靜態時序分析技術。基于PT的靜態時序分析策略，選取、過程處理、基于TCL的靜態時序分析運行，關鍵信息分析。
   6.可測試設計技術。基于DFT compiler和TetraMax的DFT技術，DFT技術的算法、基本的測試設計流程、基于TCL的DFT設計實現。
   7.形式驗證技術?；贔ormality的形式驗證方法、基于匹配策略的形式驗證技術、基于TCL的形式驗證過程。
   8.功耗控制技術?；赑rimePower的功耗分析技術，基于Power Compiler的時鐘門控技術、基于數字單元庫的功耗分析方法、基于TCL的功耗分析等多種功耗分析方法和時鐘門控技術的實現。
   9.LAYOUT設計流程?；贏STRO的芯片Layout技術及基于SPEF反標提取的PostLayout相關數字流程，包含在PostLayout中的網表提取、參數提取、形式驗證、靜態實現驗證、門級功能仿真、功耗分析。
   10.UWB項目開發過程中的各種電路優化手段。
   11.ASIC設計流程的高級話題，例如跨時鐘域信號的處理，同步撫慰電路設計及相關流程處理等設計技巧。
   12.FPGA設計技巧。介紹FPGA的物理構成，實現技術、約束技術、使用技巧等。
2. 
   ?
3. 
   ?
   ?
4. 
   ?
   ?
5. 
   ?
6. 
   ?
7. 
   ?
8. 
   ?
9. 
   ?
   ?
10. 
    ?
    ?
    ?
    ?
11. 
    ?
12. 
    ?
13. 
    ?
    ?
    ?
    ?
14. 
    ?
    ?
    ?
    ?
15. 
    ? ?
16. 
    
17. 
    ?
18. 
    ?
    ?
19. 
    ?
    ?
20. 
    
    

"